AIが活用し始めると必ず聞くのがビギナーを置いてけぼりにするというところ。
これは元々、教えることが出来ない人が言っていることなので器にすることはないと思っている。
むしろ、「わからないことがわからない」というのがなくなる。
たとえば、「FPGAって何から取り組めばいい？」と打てばいい。
そうすると例えばこんな風に返ってくる。
FPGA（Field Programmable Gate Array）の世界へようこそ！ハードウェアをコード（プログラム）で書き換えるという、エンジニアにとっては非常にエキサイティングな分野です。
まずは「何を作るか」よりも「どういうステップで進めるか」を整理するのがスムーズです。
1. 開発言語を選ぶ
FPGA開発では、C言語のようなプログラミング言語ではなく、**HDL（ハードウェア記述言語）**を使います。
Verilog HDL / SystemVerilog: 現在の主流です。C言語に似た構文で、学習リソースも豊富です。迷ったらSystemVerilogから始めるのがおすすめです。
VHDL: ヨーロッパや防衛・宇宙分野で強いですが、記述が冗長なため初心者には少しハードルが高いかもしれません。実際の回答はもっと続くけど、そこでわからないものが出てきたらそれをまた聞いていけばいいのである。
たとえば、「SystemVerilogとはどう書くの？」とか。
ただ、問題はそれを追求するだけで物が出来上がってしまうのでものづくりという過程が身に付くかどうかはその人次第になる。
)
https://docs.radxa.com/en/cubie/a7s
RadxaのCubie A7SがAlliexpressで販売されていたのでポチった。
50.8サイズのガジェットだけど、特徴はUSB DPが付いてること。
このサイズでUSB DPはなかなかない。
熱量が気になるところだけど、ヒートシンク＋FANで対処するとしてスマートグラス向けに使えないかな？
)
この辺りがキーポイント
)
ここ1年ぐらいでAIコーディング環境が劇的に変わっている。
チャットでRTLを作成していた。
まだ、RTLを出力するのは難しかったのでC言語にしてからRTLへ変換していた。
チャットとエージェントをハイブリッド。
出力するRTLのブレを抑えるプロンプトがわかりつつあった。
エージェントのみで仕様書駆動になった。
ブレを抑えるプロンプトはこの頃から変わりがなくなった。
単独エージェントとチームエージェントのハイブリッドで作成するようになった。
ソフトウェアで答えがあるものはRTLにできる。
単独エージェントとチームエージェントのハイブリッドだがQwen3.5 9Bでも可能になってきた。
Claude Codeでなくてもよい感じになってきた。
自分でもRTLを書きながら、同じプロジェクトで並行してエージェントにも同時進行で書かせている。
人とエージェントのハイブリッドでRTLを書いている。
)
Qwen 3.5 smallがリリースされた。
8GBクラスでJPEGエンコーダーが生成できた。
RTLの細かい点は確認していないが大雑把には問題なさそうである。
このクラスのモデルでこの性能であれば、2月あたりに1TBクラスのツヨツヨマシン＋MinusForumのMS-S01(128GB)×2台で十分と言っていたのがDGX Spark(128GB)×3台＋MinusForumのMS-S01(128GB)×2台の構成で俺好みな環境ができそうだな。
DGX Sparkのコスパが下がってくるなら5台構成でもいいかもね。
JPEGやRISC-V、TCP/IPなどの既存機能のRTL生成は特に問題ないと判断するに至った。
これからは自分が構想を練った回路などをいかに簡単につぎのことができるフェーズに入ってきた。
エージェント自律環境をOpenFangで環境を構築し始めた。
メモリとeMMCが16GBずつのRadaxのRock 5A上にOpenFangを起動して、別のPCやスマホからブラウザ・API経由でアクセスする。
Rock 5AのOpenFangは単なる入口でLLMは別サーバーのollamaにアクセスする構成だ。
当分、この環境を整備して遊んでると思う。
エージェント自律環境は「いかに簡単に作成する」シリーズを作成するための環境である。
書くための言語ではなく、読むための言語が必要である。
)